Intelは9月19日(米国太平洋夏時間)、12月14日(同)に正式発表される予定のモバイル向け次世代CPU「Core Ultraプロセッサ」(開発コード名:Meteor Lake)のアーキテクチャの詳細を発表した。
本CPUは、同社自身が「ここ40年間で最も大きなアーキテクチャシフトを行った」と公言している。それほどに“自信たっぷり”な製品のようだ。
その自身の裏付けは、民生向けCPUの製造技術における「初採用」の技術が数多く盛り込まれたことにある。筆者は発表に先駆けて技術説明会に参加したが、その内容は非常に興味深く、とても“濃い”ものだった。
そこで今回、前後編の2回に分けてMeteor Lakeの特徴を解説することにした。この記事(前編)では、読者の皆さんが一番関心を寄せているであろうMeteor Lakeにまつわる「製造技術」と「CPUコア」を中心に解説していきたい。
Meteor Lakeは、ユーザーの手元に届く製品となった際には「CPU」とか「プロセッサ」と呼ばれたりすることのなるだろうが、製品カテゴリーとしては、CPUを含む複数の機能を統合した「SoC(System on a Chip)」と呼ばれる半導体製品となる。
その最大の特徴は、IntelのSoCとしては初めて「タイルアーキテクチャ」を採用したことにある。タイルアーキテクチャとは、SoC(CPU)を単一のダイ(モノシリックダイ)として形成するのではなく、機能ごとに分かれた「機能ブロック」と呼ばれるダイを複数組み合わせて1つの「パッケージ」を作り、それを1つのSoCとして形成する手法だ。
機能ブロックは、小さなチップを意味する「チップレット」とも呼ばれる。そのこともあり、タイルアーキテクチャは一般的に「チップレット技術(アーキテクチャ)」と説明されることが多い。
チップレット技術によるCPU(SoC)の開発は、競合のAMDが「Zen 2アーキテクチャ」で既に実現している。Zen 2アーキテクチャといえば、2019年夏に登場したデスクトップ向けの「Ryzen 3000シリーズ」が初出なので、Intelはチップレット技術を「4年遅れ」で採用したともいえる。
しかし、Meteor Lakeにおけるタイルアーキテクチャを細かく見ていくと、IntelはAMDのチップレットよりも“先進度”の高いことに取り組んでいることが分かる。
少しややこしいのだが、Meteor Lakeにおけるタイルアーキテクチャは、「Foveros(フォベロス)」と呼ばれるダイ間積層配線技術によって実現している。
Foveros自体は全く新しい技術ではない。民生品向けとしては、2020年に登場したタブレットPC/2in PC向けCoreプロセッサ(開発コード名:Lakefield)で初採用されている。
しかし、このLakefieldは、レノボの初代「ThinkPad X1 Fold」など、幾つかのタブレットPCで採用はされたものの、採用事例は非常に少ない。そのせいか、量産開始から1年後の2021年には生産終了が告知されてしまった。Coreプロセッサファミリーの中でも、非常に短命な部類に入る製品だったともいえる。
一度は消えたと思われたFoverosだが、Intelは「Intel Data Center GPU」(開発コード名:Ponte Vecchio)において再び採用し、量産実績を積み重ねてきた。
Ponte Vecchioでの実績を通して、IntelはMeteor LakeでもFoverosを“使える”と判断したのだろう。
では、Meteor Lakeのタイルアーキテクチャは、従来のチップレット技術と何が違うのだろうか。
Copyright © ITmedia, Inc. All Rights Reserved.