Intelでプロセス技術の開発を担当するIntel ロジックテクノロジー部門 シニアフェローのマーク・ボア氏は、14ナノメートルプロセスルールは最終検証段階を終えて量産段階に入ったことを明らかにした。
また、「その歩留まり(良品の採れる割合)は22ナノメートルプロセスルールの立ち上げより劣っているものの、14ナノメートルプロセスルールが本格的に立ち上がる2015年半ばには、現行の22ナノメートルプロセスルールと同等の歩留まりを実現できる目処がたった」とし、開発が順調に進んでいることをアピールする。
また、「14ナノメートルプロセスルールの製造コストは、これまでよりも高価になるが、当初の計画よりも高密度化できたため、トランジスタあたりの製造コストはこれまでのどのプロセスよりも良好だ」と語る。これにより、Intelは半導体プロセス技術の進化による微細化のペースを保ち、同じトランジスタ数であれば、約半分のダイサイズにできるようにし、「半導体の集積密度は18〜24カ月で倍増する」とするムーアの法則を堅持することができることになる。
ボア氏は「TSMCやIBMといった競合他社は、われわれよりもプロセス進化が遅れている分、微細化と高密度化でアドバンテージを保ってきたが、現在開発中のFinFET(Fin Field Effec Transistor:Intelのトライゲートトランジスタ同様、フィン形状の立体トランジスタ技術の半導体業界における一般的な名称)プロセスは、われわれよりも3年以上遅れている上、高密度化においてもわれわれが優位に立つ」と、公開されている資料をもとに競合他社とのプロセス技術を比較を比較する。
Copyright © ITmedia, Inc. All Rights Reserved.