　また、「その歩留まり（良品の採れる割合）は22ナノメートルプロセスルールの立ち上げより劣っているものの、14ナノメートルプロセスルールが本格的に立ち上がる2015年半ばには、現行の22ナノメートルプロセスルールと同等の歩留まりを実現できる目処がたった」とし、開発が順調に進んでいることをアピールする。

　また、「14ナノメートルプロセスルールの製造コストは、これまでよりも高価になるが、当初の計画よりも高密度化できたため、トランジスタあたりの製造コストはこれまでのどのプロセスよりも良好だ」と語る。これにより、Intelは半導体プロセス技術の進化による微細化のペースを保ち、同じトランジスタ数であれば、約半分のダイサイズにできるようにし、「半導体の集積密度は18～24カ月で倍増する」とするムーアの法則を堅持することができることになる。

14ナノメートルプロセスルールの面積あたり製造コストは従来よりも高めだが、高密度化が進んだことで、トランジスタあたりの製造コストはこれまでより安くなる（写真＝左）。14ナノメートルプロセスルールの歩留まりは22ナノメートルプロセスルール立ち上げ時よりは劣っているものの、14ナノメートルプロセスルールが本格的に立ち上がる2015年半ばには、22ナノメートルプロセスルールと同等の歩留まりを実現できるという（写真＝右）

14ナノメートルプロセスは、リーク電流を低減しただけでなく、より高クロックで動作するCPUも実現できる（写真＝左）。これまでIntelのCPUは世代交代ごとに約1.6倍ほど消費電力あたりのパフォーマンス向上を果たしてきた。これに対し、“Broadwell-Y”ことCore Mプロセッサでは、14ナノメートルプロセスルールと半導体設計の最適化などで、2倍以上の消費電力あたりのパフォーマンス向上を果たすという（写真＝右）

　ボア氏は「TSMCやIBMといった競合他社は、われわれよりもプロセス進化が遅れている分、微細化と高密度化でアドバンテージを保ってきたが、現在開発中のFinFET（Fin Field Effec Transistor：Intelのトライゲートトランジスタ同様、フィン形状の立体トランジスタ技術の半導体業界における一般的な名称）プロセスは、われわれよりも3年以上遅れている上、高密度化においてもわれわれが優位に立つ」と、公開されている資料をもとに競合他社とのプロセス技術を比較を比較する。