　Intelの説明によると、SCCのダイ面積は567平方ミリで、45ナノメートルプロセスルールとHi-Kメタルゲートを採用する。「1チップに48コア」ではあるものの、最小構成単位はルーターを備えたデュアルコアの「Tile」と呼ばれるユニットだ。48コアを備えるSCCは、このTileを平面に展開する2Dメッシュで6×4＝24枚接続して構成される。SCCには4つのDDR3対応メモリコントローラが組み込まれており、最大64Gバイトのメモリが接続可能だ。

　1枚のTileは、P54Cをベースに開発された2つのコアと2次キャッシュメモリ、ほかのTileとのネットワークインタフェースになるルーター、そして、Tile内でデータを交換するために新たに開発された“Message Buffer”を用意する。

SCCの最小単位はデュアルコアと2次キャッシュ、Message Buffer、ルーターを備えた「Tile」だ。SCCは24枚のTileで構成される（写真＝左）。構造の複雑化を避け、消費電力の削減を実現するため、キャッシュコヒーレンシ（マルチコアCPUのキャッシュメモリで内容の一貫性を確保する）用ハードウェアをなくした。キャッシュの一貫性はソフトウェアによって確保する（写真＝右）

　コアを1つのチップに集約することで、コアの接続距離が、これまでのデータセンターにおける数十メートルからわずか数ミリに短縮される。Intelの資料によると、このおかげでデータパケットが移動するのに消費する電力を削減できるようになったという。また、SCCは、4枚のTileをひとまとめにしたグループ単位で、駆動電圧や動作周波数を動的に変化させることが可能だが（24枚のTileで構成されるSCCでは、6つのグループが存在することになる）、これも消費電力の削減に大きく貢献する。48コアSCCの消費電力は、最小状態で25ワット、最大動作時でも125ワットとされている。

膨大なコアを“使い切る”プログラムは産学共同で

　Intelでは、SCCのようなメニーコアプロセッサを効果的に動作させるプログラムの研究のために、今回開発された48コアのSCCを100個以上製造して、全世界で数十件予定されている産学共同研究プロジェクトに提供する。すでに、米Intelと米Hewlett-Packard、米Yahoo！が設立した共同研究プロジェクト「Open Cirrus」では、クラウドアプリケーションを48コアSCCのインテルアーキテクチャで動作する移植作業をJavaソフトウェアフレームワーク「Hadoop」を用いて開始した。

　今回動作に成功したSCCは48コアを実装しているが、今回の開発で得られた成果を基にして、将来の数十、数百のコアを実装するメニーコアプロセッサの研究に役立てたいと説明している。

4枚のTileで構成されるグループ単位（説明では“島”と表現している）で駆動電圧と動作クロックを可変できる（写真＝左）。SCCはTile単位で柔軟な構成が可能なのが特徴だ。また、Message Passing、Shared Virtual Memory、Map Reduceなどのプログラム技術に対応し、メニーコアプロセッサを効率よく利用できるプログラミングの研究が米Microsoftや各研究機関で進められている（写真＝右）