　現在、デスクトップPCの最新CPUは、2007年の末に登場した45ナノプロセスルールを導入し、かつ、2008年の末に登場した新しいアーキテクチャを取り入れた「Nehalem」コア世代だが、2009年の後半にはNehalemを32ナノプロセスルールに移行した「Westmere」コアが登場、次いで、2010年には32ナノプロセスルールで次世代のアーキテクチャを取り入れる「Sandy Bridge」コアが予定されている。

　2008年11月に登場したNehalemコアを採用したCPUとして現在、Core i7 ExtremeとCore i7（開発コード名は“Bloomfield”）が存在する。Core i7 Extremeはハイエンドプラットフォームの上位クラス（インテルのいうところの“Desktop Extreme”）、Core i7はハイエンドプラットフォームの普及クラス（同じく“High-End Desktop”）という位置付けで、ともにIntel X58 Expressチップセットとの組み合わせでプラットフォームを構成している。

　2009年にはミドルレンジクラス（インテルは“Desktop Performance”と呼ぶ）のラインアップでNehalemコアを採用した「Lynnfield」（4コア搭載、8スレッド対応）をリリースし、このCPUに対応した“Intel 5 Series”チップセットとプラットフォームを構成する予定になっている。

　インテルがこれまで作成していたロードマップでは、Lynnfieldの登場から少し遅れてバリュークラス（インテルは“MainStream”と呼ぶ）向けの「Havendale」（2コア、4スレッド対応）を予定していたが、今回明らかになったロードマップでは、Havendaleの代わりに32ナノプロセスルールを導入した“Westmere”コアの「Clarkdale」（2コア、4スレッド対応）が登場することになった。なお、インテルの資料では、Clarkdaleが対応するチップセットは、Lynnfield、そして、予定だけで終わったHavendaleと同じ“Intel 5 Series”とされている。

　モバイル向けプラットフォームのロードマップでも同様の変更が行われている。こちらでは、Nehalemコアを取り入れたモバイル向けのCPUとして「Clarksfield」（4コア、8スレッド対応）が上位プラットフォーム向けとして2009年に登場するが、下位プラットフォーム向けとして予定されていた「Auburndale」（2コア、4スレッド対応）の代わりにWestmereコアを採用する「Arrandale」（2コア、4スレッド対応）が登場することになった。Arrandaleに対応するチップセットはClarksfield、Auburndaleと同じ“Intel 5 Series-M”だ。

　これまでインテルは、新しい世代で最初のCPUを最上位クラスのプラットフォーム向けに投入してきたが、32ナノプロセスルールのWestmereでは、最も価格を抑えたバリュークラス向けプラットフォームで最初に登場することになる。インテルも、今回の新しいロードマップの説明において、“Clarkdale”と“Arrandale”の特徴として「コストを抑えた」ことを強く訴求している（もちろん、よりパフォーマンスが向上し、省電力性能が改善されることもアピールする）。

　ハイエンドラインアップでWestmereコアを採用したプラットフォームが登場するのは、2010年の「Gulftown」まで待たなければならない。Gulftownは6コアを搭載し12スレッド同時動作をサポートする。対応するプラットフォームはIntel X58 Expressをベースにしたものになるという。

インテルが進めている開発サイクル「TICK-TOCK」では、新しいアーキテクチャを既存プロセスルールで導入したのち、新しいプロセスルールに移行する。2009年は32ナノへの移行段階で2010年には32ナノの新しいアーキテクチャが登場する予定だ（写真＝左）。インテルが2月11日にアップデートしたロードマップ。デスクトップ、モバイル向けのバリュークラスCPUが32ナノプロセスルールを採用したClarkdaleとArrandaleに変更されている（写真＝中央）同じタイミングで示されたXeonラインアップのロードマップ。エントリークラスのFoxhollowプラットフォームではLynnfieldの登場に次いで2009年中にClarkdaleによって32ナノプロセスルールに移行するが、ハイエンドの7000番台、ミドルレンジの5000番台の移行は2010年に入ってからに予定されている（写真＝右）

1つのパッケージに「45ナノ」と「32ナノ」が混載される

　ClarkdaleとArrandaleに対応するプラットフォームは、これまでのインテル製プラットフォームで主流だったCPU、IOH（もしくはMCH）、ICHといった3チップ構成ではなく、CPUとPCH（Platform Controller）の2チップ構成となる。インテルが明らかにしているClarkdaleとArrandaleの内部構成は、両者ともほぼ共通で、CPUのパッケージにグラフィックスコアとメモリコントローラを統合している。

　メモリコントローラはDDR3をサポートするものの、メモリバスの構成はデュアルチャネルとされた。また、CPUにはディスクルートのGPUを接続するPCI Express X16を実装して外付けのGPUも利用できるようにしているが、このGPUと統合されたグラフックスコアとを切り替えて使用するスイッチング機能も実装される。

　なお、CPUコアは32ナノプロセスルールを採用しているが、グラフィックスコアとメモリコントローラは45ナノプロセスルールが採用される予定だ。

　PCHとCPUの接続は、Core i7シリーズで採用されたQPI（QuickPath Interconect）ではなくDMIを利用する（なお、グラフィクスコアとICH内部に実装されたディスプレイコントローラの接続にはIntel Flexible Display Interfaceを用いる）。メモリバスがデュアルチャネルであることやCPUパッケージとPCHの接続にQPIを採用したなかった理由についても、インテルは「このプラットフォームはコストを優先させているため」と説明している（ただし、CPUに統合されたメモリコントローラ、グラフィクスコアとCPUコアはQPIで接続されるといわれている）。

（「Nehalem」「Westmere」「Sandy Bridge」「Lynnfield」「Clarkdale」「Arrandale」「Foxhollow」「Lynnfield」「Clarkdale」「Havendale」「Clarksfield」「Auburndale」「Gulftown」はすべて開発コード名になる）

左はコアマイクロアーキテクチャ（PenrynコアのCore 2とIntel 4シリーズチップセット）で右がClarkdale、もしくはArrandaleの構成。ClarkdaleとArrandaleではCPUとPCHがDMIとIntel FDIで接続される

グラフィックスコアとメモリコントローラで45ナノプロセスルールを採用するClarkdaleとArrandaleは、それらをCPUとは別のダイにしたMCM（Multi Chip Module）の形状になっている。メモリコントローラはDDR3に対応するがメモリバスはデュアルチャネルとCore i7より少ない。デュアルコアのClarkdaleとArrandaleだが、Hyper-Threading Technologyのサポートで4スレッドを同時に走らせることができるほか、Intel Turbo Boost Technologyをサポートし、PCI ExpressによるディスクリートGPUの接続が可能になっている。なお、ディスクリートGPUと統合されたグラフィックスコアの切り替え機能も実装する予定だ